Durch Plasmaätzen wird eine strukturierte Dünnschichtabscheidung auf einem Substrat erzeugt. Dieser Film ist mit einer dünnen Schicht (< 1 μm) einer Fotolackmaske bedeckt, die durch Bestrahlung mit ultraviolettem Licht strukturiert wird. Der strukturierte Wafer wird dann einem Niedertemperaturplasma ausgesetzt, das mit Ätzchemikalien dotiert ist, die den darunter liegenden dünnen Film in dem durch die Fotolackschicht ermöglichten Muster selektiv entfernen. Der Wafer wird dann abgezogen, um die Maske zu entfernen, und gereinigt. Dieser Vorgang wird dann für die nächste Schicht wiederholt. Die Schritte des Wafer-Herstellungsprozesses sind in Abbildung 1 dargestellt.
Abbildung 1. Die Schritte des Wafer-Herstellungsprozesses.
In der Ätzphase wird der strukturierte Wafer in einen Plasmareaktor gelegt. Wenn das Plasma eingeschaltet wird, zerlegen die auftreffenden Elektronen die Moleküle in reaktive Spezies. Ohne zusätzliche Kontrolle verläuft die Ätzung gleichmäßig in alle Richtungen, wodurch die strukturierte Maske unterätzt wird. Dieser isotrope Ätzprozess ist für viele Prozesse, einschließlich der Herstellung von Merkmalen mit hohem Aspektverhältnis (HAR), nicht geeignet. HAR-Funktionen mit Seitenverhältnissen nahe 100:1 werden bei der Produktion von NAND-Flash immer wichtiger, was durch die schnell steigende Nachfrage nach nichtflüchtigen Festkörperspeichern vorangetrieben wird. Die Marktnachfrage drängt auf höhere Bitdichten und niedrigere Bitkosten. Im Jahr 2015 wurden die kritischen Abmessungen von NAND (CDs) auf ~30 nm reduziert. Eine Schrumpfung auf über ~15 nm ist mit den derzeitigen Möglichkeiten wahrscheinlich kostenintensiv. Darüber hinaus wird auch die Kopplung zwischen benachbarten Zellen problematisch. Die technologische Roadmap für die Speicherproduktion geht von 2D-NAND-Prozessen, die durch lithografische und gerätetechnische Einschränkungen eingeschränkt sind, hin zu vertikalen 3D-Architekturen. Diese 3D-Architekturen erfordern Techniken, die Variationen der Strukturgrößen beim Ätzen von HAR-Strukturen in der Massenfertigung kontrollieren können.
Zwei große Herausforderungen bei der Produktion von HAR-Merkmalen für 3D-NAND sind die Kontrolle von Verzerrungen im geätzten Profil und die CD-Gleichmäßigkeit am HAR-Boden. Abbildung 2 zeigt die Herausforderungen, die sich bei komplexeren 2D- und 3D-HAR-Funktionen ergeben. Das HAR-Ätzen erfordert eine längere Verarbeitungszeit und es sind höhere Ätzraten erforderlich, um die Gesamtkosten zu senken. Um moderne, hochwertige HAR-Merkmale mit kleiner CD zu ätzen, ist eine präzise Steuerung der Ionenenergieverteilung (IED) erforderlich, und es sind höhere Leistungsniveaus erforderlich, um die zu erhöhen
Ätzrate und senken die Kosten. Wenn ein anisotropes IED so hergestellt werden kann, dass der Großteil der Energie in der Richtung senkrecht zur Materialoberfläche liegt, kann die vertikale Ätzrate ohne nennenswerte Seitenwandätzung deutlich erhöht werden. In modernen Ätzsystemen müssen diese Systemfunktionen sorgfältig kontrolliert werden, um einen funktionsfähigen Prozess zu gewährleisten:
Ätzrate und Waferdurchsatz
Selektivität (relative Ätzraten verschiedener
Materialien)
Anisotropie (vertikale vs. horizontale Ätzung)
Rate)
Merkmalsprofilabmessungen, -form usw
Qualität
Gleichmäßigkeit über den gesamten Wafer
Wiederholbarkeit des Prozesses von Wafer zu Wafer und von Kammer zu Kammer
Abbildung 2. Herstellung eines vertikalen Gate-Stapels, die HAR-Ätzen erfordern, was zu einer Dimensionsskalierung von 2D auf 3D führt.
Die Plasmaätzkammer für die Halbleiterherstellung
Abbildung 3 zeigt eine Darstellung eines typischen Plasmaätzsystems. Plasma wird typischerweise durch eine kapazitiv gekoppelte Plasmaquelle (CCP) erzeugt, bei der es sich um eine Elektrode in der Kammer handelt, die von einem Hochfrequenzgenerator (RF) angetrieben wird. Alternativ kann Plasma durch eine induktiv gekoppelte Plasmaquelle (ICP) (nicht gezeigt) erzeugt werden. Der Wafer wird auf eine zweite Elektrode gelegt, die auf dem Chuck sitzt. Ein zweites Energiesystem, das aus einem oder mehreren HF-Generatoren bestehen kann, wird verwendet, um den Wafer vorzuspannen. Die vom Vorspannungssystem gelieferte Spannung zieht Ionen auf die Waferoberfläche. Dieses Bias-Stromversorgungssystem ist für das IED an der Waferoberfläche verantwortlich. HF-Generatoren stellen dem Benutzer nicht viele Steuerparameter zur Verfügung, die zur Steuerung des Plasmaprozesses an der Waferoberfläche verwendet werden können. Die Frequenz ist ein Steuerparameter; Allerdings können die meisten HF-Generatoren ihre Frequenz nicht wesentlich ändern. Der andere Steuerparameter ist die Leistung. Durch Erhöhen der Leistung eines HF-Generators erhöht sich die Wafer-Vorspannung und die Energie der Ionen, die die Waferoberfläche erreichen. HF-Generatoren benötigen ein passendes Netzwerk für eine ordnungsgemäße Leistungsübertragung, sowohl auf der Seite der Plasmaproduktion als auch auf der Seite der Wafer-Vorspannung. Die Verwendung eines Anpassungsnetzwerks schränkt die direkte Steuerung der Wellenform auf dem Wafer ein, ermöglicht keine Rückmeldung und Steuerung auf Plasmazeitskalen und ist in der Anwendung und im Betrieb komplex. Die RF-Ära der Voreingenommenheit geht zu Ende.
Abbildung 3. Kapazitiv gekoppelte Plasmaquelle (CCP) mit oberseitiger HF-Generator zur Plasmaerzeugung und mehreren HF-Generatoren für die Wafervorspannung.
EHT-Halbleiterfertigungsprodukte
Die EHT-Halbplasmaprodukte erreichen die höchste Ätzqualität bei der Halbleiterfertigung mit präziser Steuerung der Ionenenergieverteilung (IED) bei niedrigsten kritischen Mindestabmessungen und dennoch mit Ätzraten, die mit denen von HF-Generatoren vergleichbar sind.
Unser Produktspektrum für die Halbleiterfertigung ist in der folgenden Tabelle zusammengefasst. Klicken Sie auf einen beliebigen Link, um weitere Informationen zu erhalten:
